輸入失調電壓
圖9.27示出普通的OP放大器的符號。理想的OP放大器中，輸入電壓與輸出電壓的關系是
這里的Vdm是OP放大器的電壓增益。所以當Vinp=Vinn時，輸出電壓Vout=0。但是實踐的OP放大器中，Vout一定就等于0。以這時的輸出電壓作為輸出失調電壓VOSout，則其輸出電壓可表示為：
普通來說失調電壓用輸入換算值來表示。以差動電壓增益除以VOSout的值作為輸入換算失調電壓Vos，表示為由式(9.29)和式(9.30)可知，輸出電壓可表示為
圖9. 28示出沒有失調電壓的理想的OP放大器和有失調電壓的OP放大器。在圖9.27和圖9.28中，運用了雙電源VDD和Vss在單電源，也就是Vss=0的場合，應該思索將圖中的地置換為模仿地(通常為VDD/2)。
失調電壓的原因大致能夠分為制造過程中的隨機性偏離(random offset)和設計過程中的系統性偏離(systematic offset)。
隨機性偏離是由于晶體管的外形或物理參數在制造工藝過程中的分散性惹起的。為了盡量減小隨機性偏離，應該在幅員設計時思索成對的晶體管（差動輸入對或電流反射鏡）的同向鄰接等要素。為了將系統性偏離抑止到最小水平，需求調整電路的均衡性。
