CMOS管工作原理及詳解-CMOS管電路原理圖與性能特點-KIA MOS管

信息來源：本站　日期：2018-07-24　

分享到：

CMOS門電路

CMOS門電路一般是由MOS管構成，由于MOS管的柵極和其它各極間有絕緣層相隔，在直流狀態下，柵極無電流，所以靜態時柵極不取電流，輸入電平與外接電阻無關。由于MOS管在電路中是一壓控元件，基于這一特點，輸入端信號易受外界干擾，所以在使用CMOS門電路時輸入端特別注意不能懸空。在使用時應采用以下方法：

1）、與門和與非門電路：由于與門電路的邏輯功能是輸入信號只要有低電平，輸出信號就為低電平，只有全部為高電平時，輸出端才為高電平。而與非門電路的邏輯功能是輸入信號只要有低電平，輸出信號就是高電平，只有當輸入信號全部為高電平時，輸出信號才是低電平。所以某輸入端輸入電平為高電平時，對電路的邏輯功能并無影響，即其它使用的輸入端與輸出端之間仍具有與或者與非邏輯功能。這樣對于CMOS與門、與非門電路的多余輸入端就應采用高電平，即可通過限流電阻（500Ω）接電源。

2）、或門、或非門電路：或門電路的邏輯功能是輸入信號只要有高電平輸出信號就為高電平，只有輸入信號全部為低電平時，輸出信號才為低電平。而或非門電路的邏輯功能是輸入信號只要有高電平，輸出信號就是低電平，只有當輸入信號全部是低電平時輸出信號才是高電平。這樣當或門或者或非門電路某輸入端的輸入信號為低電平時并不影響門電路的邏輯功能。所以或門和或非門電路多余輸入端的處理方法應是將多余輸入端接低電平，即通過限流電阻（500Ω）接地。

CMOS邏輯電平

高速CMOS電路的電源電壓VDD通常為+5V;Vss接地，是0V。

高電平視為邏輯“1”，電平值的范圍為：VDD的65%～VDD(或者VDD-1.5V～VDD)

低電平視作邏輯“0”，要求不超過VDD的35%或0～1.5V。

+1.5V～+3.5V應看作不確定電平。在硬件設計中要避免出現不確定電平。

隨著技術的發展，單片機的電源呈下降趨勢。低電源電壓有助于降低功耗。VDD為3.3V的CMOS器件已大量使用。在便攜式應用中，VDD為2.7V，甚至1.8V的單片機也已經出現。將來電源電壓還會繼續下降，降到0.9V，但低于VDD的35%的電平視為邏輯“0”，高于VDD的65%的電平視為邏輯“1”的規律仍然是適用的。

CMOS集成電路的性能特點

微功耗—CMOS電路的單門靜態功耗在毫微瓦（nw）數量級。

高噪聲容限—CMOS電路的噪聲容限一般在40%電源電壓以上。

寬工作電壓范圍—CMOS電路的電源電壓一般為1.5~18伏。

高邏輯擺幅—CMOS電路輸出高、低電平的幅度達到全電為VDD，邏輯“0”為VSS。

高輸入阻抗--CMOS電路的輸入阻抗大于108Ω,一般可達1010Ω。

高扇出能力--CMOS電路的扇出能力大于50。

低輸入電容--CMOS電路的輸入電容一般不大于5PF。

寬工作溫度范圍—陶瓷封裝的CMOS電路工作溫度范圍為

- 55 0C ~ 125 0C；塑封的CMOS電路為 – 40 0C ~ 85 0C。

CMOS工作原理及詳解

由于兩管柵極工作電壓極性相反，故將兩管柵極相連作為輸入端，兩個漏極相連作為輸出端，如圖(a)所示，則兩管正好互為負載，處于互補工作狀態。當輸入低電平(Vi=Vss)時，PMOS管導通，NMOS管截止，輸出高電平，如圖(b)所示。　·當輸入高電平（Vi=VDD）時，PMOS管截止，NMOS管導通，輸出為低電平，如圖(c)所示。兩管如單刀雙擲開關一樣交替工作，構成反相器。

CMOS管工作原理及詳解

1、非門

非門(反向器)是最簡單的門電路，由一對CMOS管組成。其工作原理如下：

CMOS管工作原理及詳解

A端為高電平時，P型管截止，N型管導通，輸出端C的電平與Vss保持一致，輸出低電平;A端為低電平時，P型管導通，N型管截止，輸出端C的電平與VDD一致，輸出高電平。

2、與非門工作原理

CMOS管工作原理及詳解

①、A、B輸入均為低電平時，1、2管導通，3、4管截止，C端電壓與VDD一致，輸出高電平。

②、A輸入高電平，B輸入低電平時，1、3管導通，2、4管截止，C端電位與1管的漏極保持一致，輸出高電平。

③、A輸入低電平，B輸入高電平時，情況與②類似，亦輸出高電平。

④、A、B輸入均為高電平時，1、2管截止，3、4管導通，C端電壓與地一致，輸出低電平。

3、或非門工作原理

CMOS管工作原理及詳解

①、A、B輸入均為低電平時，1、2管導通，3、4管截止，C端電壓與VDD一致，輸出高電平。

②、A輸入高電平，B輸入低電平時，1、4管導通，2、3管截止，C端輸出低電平。

③、A輸入低電平，B輸入高電平時，情況與②類似，亦輸出低電平。

④、A、B輸入均為高電平時，1、2管截止，3、4管導通，C端電壓與地一致，輸出低電平。

注：將上述“與非”門、“或非”門邏輯符號的輸出端的小圓圈去掉，就成了“與”門、“或”門的邏輯符號。而實現“與”、“或”功能的電路圖則必須在輸出端加上一個反向器，即加上一對CMOS管，因此，“與”門實際上比“與非”門復雜，延遲時間也長些，這一點在電路設計中要注意。

4、三態門的工作原理

CMOS管工作原理及詳解

當控制端C為“1”時，N型管3導通，同時，C端電平通過反向器后成為低電平，使P型管4導通，輸入端A的電平狀況可以通過3、4管到達輸出端B。

當控制端C為“0”時，3、4管都截止，輸入端A的電平狀況無法到達輸出端B，輸出端B呈現高電阻的狀態，稱為“高阻態”。

這個器件也稱作“帶控制端的傳輸門”。帶有一定驅動能力的三態門也稱作“緩沖器”，邏輯符號是一樣的。

注：從CMOS等效電路或者真值表、邏輯表達式上都可以看出，把“0”和“1”換個位置，“與非”門就變成了“或非”門。對于“1”有效的信號是“與非”關系，對于“0”有效的信號是“或非”關系。

上述圖中畫的邏輯器件符號均是正邏輯下的輸入、輸出關系，即對“1”(高電平)有效而言。而單片機中的多數控制信號是按照負有效(低電平有效)定義的。例如片選信號CS(Chip Select)，指該信號為“0”時具有字符標明的意義，即該信號為“0”表示該芯片被選中。因此，“或非”門的邏輯符號也可以畫成下圖。

CMOS管工作原理及詳解